Descrizione

OMAPL138EZWTD4:   456MHz a 32 bits a punto fisso/di virgola mobile 3648MIPS 361-Pin NFBGA di DSP   

Pacchetto: BGA-361

Mfr. Part#: OMAPL138EZWTD4

Mfr.: TI

Datasheet:   (email o li chiacchiera per l'archivio del pdf)

Condizione di ROHS:  

Qualità : Originale di 100%

Garanzia: 180 giorni
 

L'azienda di trasformazione di OMAP-L138 C6000 DSP+ARM è Un'azienda di trasformazione di applicazioni a bassa potenza basata su una memoria di corrente alternata e di ARM926EJ-S 674x DSP. Questa azienda di trasformazione fornisce il potere significativamente più Basso che altri membri della piattaforma TMS320C6000 di DSPs.

L'unità Permette ai fornitori original-equipment (OEMs) e originale-progetta i fornitori (ODMs) per portare rapidamente per introdurre le unità Sul mercato con i sistemi operativi robusti, le interfacce utente ricche e l'alta prestazione dell'azienda di trasformazione con la flessibilità Massima di una soluzione completamente integrated e mixed dell'azienda di trasformazione

L'architettura di doppio-memoria dell'unità Fornisce i benefici di entrambi i DSP e tecnologie informatiche ridutrici dell'insieme (RISC) delle istruzioni, comprendenti una memoria ad alto rendimento di TMS320C674x DSP e una memoria di ARM926EJ-S

Il ARM926EJ-S è Una memoria a 32 bits dell'azienda di trasformazione di RISC che effettua i dati a 16 bit e o a 8 bits a 32 bits o a 16 bit di istruzioni e di processi a 32 bits. La memoria utilizza la tubatura in moda da potere funzionare continuamente tutte le parti dell'azienda di trasformazione e del sistema di memoria

La memoria ARM9 ha un coprocessore 15 (CP15), il modulo di protezione ed unità Di gestione di memoria di programma e di dati (MMUs) con i buffer look-aside della tabella. La memoria ARM9 ha nascondigli separati di istruzione 16-KB e di dati 16-KB. Entrambi sono modo 4 associativo con la modifica virtuale di indice analitico virtuale (VIVT). La memoria ARM9 egualmente ha 8KB del RAM (Tabella di vettore) e 64KB della ROM

La memoria dell'unità DSP usa un'architettura nascondiglio-basata 2 livelli. Il nascondiglio di programma del Livello 1 (L1P) è Un nascondiglio tracciato diretto 32-KB ed il nascondiglio di dati del Livello 1 (L1D) è Un 32-KB bidirezionale, nascondiglio impostare-associativo. Il nascondiglio di programma del Livello 2 (L2P) consiste di uno spazio di memoria 256-KB che è Ripartito fra il programma e lo spazio di dati. La memoria L2 può Essere configurata come la memoria, il nascondiglio, o combinazioni tracciato dei due. Anche se il DSP L2 è Accessibile dal ARM9 e da altri calcolatori centrali nel sistema, un 128KB supplementare della memoria comune di RAM è Disponibile ad uso di altri calcolatori centrali senza interessare la prestazione di DSP

Per le unità Obbligazione-permesse a, il caricamento del sistema sicuro di base del TI lascia gli utenti proteggere la proprietà Intellettuale riservata ed impedice gli enti esterni la modificazione delle procedure utente-in via di sviluppo. A partire “da una radice-de-fiducia„ basata sull'hardware, il flusso sicuro del caricamento del sistema assicura un buon punto di partenza conosciuto per l'esecuzione di codice. Per difetto, la porta di JTAG è Chiusa giù Per impedire l'emulazione e mettere a punto gli attacchi; Tuttavia, la porta di JTAG può Essere permessa a durante il processo di caricamento del sistema sicuro durante lo sviluppo di applicazioni. I moduli del caricamento del sistema sono cifrati mentre si siedono nella memoria non volatile esterna, quali il flash o EEPROM e sono decifrati ed autenticati una volta caricati durante il caricamento del sistema sicuro. La crittografia ed il decryption protegge il IP degli utenti e li lascia saldamente installare il sistema e cominciare il funzionamento dell'unità Con il codice conosciuto e di fiducia

Caratteristiche fondamentali

• Doppio-Memoria SoC
  • 375 - e MPU di 456-MHz ARM926EJ-S RISC
  • 375 - e 456-MHz VLIW fisso e di virgola mobile DSP di C674x
• Memoria di ARM926EJ-S
  • 32 - ed istruzioni a 16 bit (del pollice)
  • Estensioni di istruzione di DSP
  • MACKINTOSH del Singolo-Ciclo
  • Tecnologia di Jazelle del BRACCIO
  • ICE-RT incastonati per tempo reale mettono a punto
• Architettura di memoria ARM9
  • 16KB del nascondiglio di istruzione
  • 16KB del nascondiglio di dati
  • 8KB del RAM (Tabella di vettore)
  • 64KB della ROM
• Caratteristiche dell'insieme delle istruzioni di C674x
  • Superset del C67x+ e del C64x+ ISAs
  • Fino a 3648 MIPS e 2746 MFLOPS
  • Indirizzabile per byte (8, 16-, 32- e dati 64-bit)
  • protezione a 8 bits di overflow
  • Estratto del Bit-Campo, insieme, radura
  • Normalizzazione, saturazione, Bit-Contante
  • Istruzioni a 16 bit compatte
• Architettura a due livelli di antememoria di C674x
  • 32KB del programma RAM/Cache di L1P
  • 32KB dei dati RAM/Cache di L1D
  • 256KB di L2 ha unificato RAM/Cache tracciato
  • Divisorio flessibile di RAM/Cache (L1 e L2)
• Regolatore aumentato 3 (EDMA3) di accesso di memoria diretta:
  • 2 regolatori della Manica
  • 3 regolatori di trasferimento
  • 64 canali di DMA indipendenti
  • 16 canali di DMA rapidi
  • Formato programmabile di burst di trasferimento
• Memoria di virgola mobile di TMS320C674x VLIW DSP
  • Caricamento-Memorizzare l'architettura con supporto non allineato
  • 64 registri per tutti gli usi (a 32 bits)
  • Sei unità Funzionali di ALU (32 - e 40-Bit)
    • Supporta il numero intero a 32 bits, la virgula mobile dello SP (singoli precisione dello IEEE/a 32 bits) e di DP (IEEE a precisione doppia/64-bit)
    • Supporti fino alle quattro aggiunte per orologio, quattro aggiunte dello SP di DP ogni due orologi
    • Supporti fino due (SP o DP) ai funzionamenti reciproci reciproci di virgola mobile di approssimazione (RCPxP) e di approssimazione della Quadrato-Radice (RSQRxP) per ciclo
  • Due moltiplicano le unità Funzionali:
    • La Mixed-Precisione IEEE di virgola mobile si moltiplica di supporto fino a:
      • 2 SP del → dello SP x dello SP per orologio
      • 2 DP del → dello SP x dello SP ogni due orologi
      • 2 DP del → di DP x dello SP ogni tre orologi
      • 2 DP del → di DP x di DP ogni quattro orologi
    • Il punto fisso moltiplica i supporti due 32 che la x a 32 bits moltiplica, quattro 16 x a 16 bit si moltiplicano, o otto 8 x a 8 bits si moltiplicano per ciclo di orologio e multipli complessi
  • L'imballaggio di istruzione riduce il formato di codice
  • Tutte le istruzioni condizionali
  • Contributo del hardware al funzionamento del ciclo di Modulo
  • Funzionamento di modo protettivo
  • Le eccezioni contributo a rilevazione di errori ed al nuovo indirizzo di programma
• Software support
  • TI DSPBIOS
  • Libreria di sostegno del chip e libreria di DSP
• 128KB della memoria comune di RAM
• 1.8-V o 3.3-V LVCMOS I/Os (di Exceptfor interfacce USB e DDR2)
• Due interfacce esterne di memoria:
  • EMIFA
    • NÉ (8 - o dati 16-Bit-Wide)
    • NAND (8 - o dati 16-Bit-Wide)
    • SDRAM a 16 bit con lo spazio per l'indirizzo 128-MB
  • Regolatore di memoria di DDR2/Mobile RDT con uno di quanto segue:
    • DDR2 a 16 bit SDRAM con lo spazio per l'indirizzo 256-MB
    • mDDR a 16 bit SDRAM con lo spazio per l'indirizzo 256-MB

Serie di prodotti dell'azienda

 

Certificati




 

Perché Scegliendoli

• Situato a Shenzhen, il centro elettronico del mercato della Cina
• qualità Delle componenti di garanzia di 100%: Originale genuino
• Azione sufficienti sulla vostra richiesta urgente
• Guida specializzata dei colleghi risolvete i problemi per ridurre il vostro rischio con fabbricazione su richiesta
• Spedizione più Veloce: Nelle componenti di riserva può Spedire lo stesso giorno.
• 24 ore di servizio 

Avviso:

1. Le immagini di prodotto sono per riferimento soltanto
2. Potete metterti in contatto con la persona di vendite per fare domanda per un migliore prezzo
3.   Per più Prodotti, Pls non esita a mettersi in contatto con la nostra squadra di vendite.